3月29日，由全球領(lǐng)先的技術(shù)媒體機(jī)構(gòu)AspenCore主辦的2023國際集成電路展覽會暨研討會(IIC Shanghai 2023)同期的EDA/IP與IC設(shè)計(jì)論壇，邀請了包括Cadence、芯瑞微、Andes、奎芯科技、芯和半導(dǎo)體、思爾芯、 安謀等多家來自EDA工具、IP解決方案等廠商代表作了相關(guān)深度分享。其中，芯和半導(dǎo)體技術(shù)支持總監(jiān)蘇周祥作了主題為“Chiplet技術(shù)與設(shè)計(jì)挑戰(zhàn)”的演講。cSSesmc

　　蘇周祥指出，HPC(High Performance Computing，高性能計(jì)算)應(yīng)用極大程度上推動了單芯片的SoC向多芯片的Chiplet發(fā)展，也就是模塊化SoC的快速演進(jìn)，這也是現(xiàn)在集成電路行業(yè)最火的一個話題。另外Chiplet它像小孩子搭積木，但是它又不是完全的小孩子搭積木，它比搭積木更加的復(fù)雜，要考慮的問題更多，給傳統(tǒng)的EDA設(shè)計(jì)流程帶來了很大的挑戰(zhàn)，從最初的Chiplet設(shè)計(jì)到最終的簽核，都需要新的工具、新的思路和新的方法學(xué)。cSSesmc

芯和半導(dǎo)體技術(shù)支持總監(jiān)蘇周祥cSSesmc

　　他認(rèn)為，做Chiplet需要一個新的設(shè)計(jì)平臺，或者EDA平臺。第一是架構(gòu)方面需要支持系統(tǒng)級連接、堆棧管理、層次化設(shè)計(jì);第二在物理實(shí)現(xiàn)方面，需要協(xié)同設(shè)計(jì)環(huán)境、支持各領(lǐng)域的工具、多芯片3D布局規(guī)劃和布線，在分析時不但要做片上的電磁分析，而且要考慮片上和封裝的的協(xié)同分析，多物理場的分析。cSSesmc

　　在驗(yàn)證方面，需要考慮芯片的生產(chǎn)工藝、封裝的生產(chǎn)工藝，甚至要考慮系統(tǒng)級的生產(chǎn)工藝，而且要把這些生產(chǎn)工藝放在一起做驗(yàn)證。而芯和半導(dǎo)體在設(shè)計(jì)、仿真、驗(yàn)證，到最后的測試，都有一個完整的工具鏈，完整的解決方案。cSSesmc

　　在設(shè)計(jì)層面，芯和有3DIC Compiler，可以支持千億級晶體管異構(gòu)SoC的集成，另外有靈活高效的工作流程環(huán)境，基于2D到3D可視化的快速設(shè)計(jì)和探索，支持高效、高容量D2D自動化布局，另外集成了業(yè)界先進(jìn)的STA、SI、PI、EMIR、Thermal等分析支持，可以實(shí)現(xiàn)最佳的PPA。cSSesmc

　　在仿真分析層面，芯和也有比較強(qiáng)大的先進(jìn)封裝仿真分析平臺，該平臺稱作為Metis，其集成了信號完整性仿真、高速通道分析、電源完整性仿真、電熱多物理場仿真、芯片-硅基板-封裝聯(lián)合仿真，涵蓋了Chiplet在設(shè)計(jì)過程中所有的電性能、熱性能和多物理場仿真的內(nèi)容。cSSesmc

　　此外，該廠商的Metis技術(shù)優(yōu)勢還體現(xiàn)在，一是在仿真引擎方面，Metis集成了跨尺度EM仿真引擎技術(shù);二是智能化網(wǎng)格剖分技術(shù)，在電磁場變化比較劇烈的地方，用比較細(xì)的網(wǎng)格去劃分，在電磁場變化不那么劇烈的地方用較粗的網(wǎng)格去劃分，實(shí)現(xiàn)網(wǎng)格數(shù)量和計(jì)算速度的平衡。三是多核計(jì)算和分布式計(jì)算技術(shù)，Chiplet設(shè)計(jì)過程中模型復(fù)雜度越來越大，Metis仿真速度相比較于傳統(tǒng)的仿真工具有10倍的加速，內(nèi)存占比方面有20倍的減小，這是非常重要的。cSSesmc

　　除了Chiplet和先進(jìn)封裝設(shè)計(jì)仿真分析平臺，芯和半導(dǎo)體還有其他更多的產(chǎn)品線，例如片內(nèi)的電磁場仿真分析，傳統(tǒng)封裝的電磁場仿真分析，還有系統(tǒng)級的信號完整性、電源完整性， RF相關(guān)的解決方案等等?？偠灾?，芯和半導(dǎo)體在設(shè)計(jì)、仿真、驗(yàn)證，到最后的測試，提供了一個完整的EDA工具鏈和完整的解決方案。cSSesmc